<rp id="rga7u"></rp>
      <rp id="rga7u"></rp>
    1. <tbody id="rga7u"></tbody>
      <dd id="rga7u"><noscript id="rga7u"></noscript></dd>
        1. 产品服务
          显著缩短芯片设计验证周期

          「 芯神瞳 」协同仿真套件

          加速虚拟原型样机开发,RTL验证和SoC软件验证 


          汽车.jpg


          基于FPGA的原型系统在运行速度和准确度上都接近最终流片回来的芯片,所以对于芯片完整的功能性确认以及早期软件开发来说均具有重要意义。但是需要具备丰富的专业知识、大量资源来构建额外的硬件环境、以及互联技术方案,才能最终构建一个符合标准的原型验证系统。


          芯神瞳协同仿真套件ProtoBridge通过采用业内广泛使用的 AXI-4 总线协议以及独有的专利技术,实现了将设计链接到 FPGA 原型验证环境。它建立了一个高吞吐量的数据通道,允许大量的事务级数据在 FPGA 与 PC 主机之间进行交互。


          产品特征

          • 用来进行 FPGA 集成的 AXI-4 事务级互连模块主从接口

          • 在计算机上的一组用来执行 AXI 总线功能的 C-API 函数

          • 针对 Linux 或者 Windows 系统的 PCIe Gen2 驱动程序

          • 包含 FPGA 内部存储演示的参考设计

          • 系统集成指南和详细的产品规格



          特点与优势

          优点

          技术方面

          在没有完整的 SoC 设计的条件下进行早期的 IP 验证

          • IP 模块连接到 AXI 总线,可在没有处理器内核和外设的条件下验证

          • 利用 FPGA 原型验证环境在速度性能上的优势,进行早期的算法或架构探究


          通过高吞吐量的数据通道缩短验证周期

          • 利用事务级的验证以确保系统结果的准确性

          • 运用 C 代码编写测试激励以减少创建 RTL 测试激励所需的时间和精力


          利用测试覆盖率的提升,优化产品的可靠性

          • 利用软件创建边缘测试案例并在 FPGA 原型上测试

          • 使用存储在主机上的测试向量对 FPGA 原型进行高性能回归测试

          商务方面

          无需额外的构建特定硬件和软件,进而消除对资源及专门知识的限制

          • Prodigy ProtoBridge 适用于任何设计,因而可重复使用于多个项目

            获得世界领先的支持,准确及时地帮设计团队解决问题,让客户专注于自己的设计本身


          特征

          介于 PC 主机和 FPGA 之间的 AXI-4 总线协议

          • FPGA 端口上实例化了 AXI-4, AXI4-Lite, AXI-3 和 AHB 总线连接

          • 可配置的数据位宽,从 32 位到 1024 位

          • 每个主/从实例支持独立的时钟

          高速运行大量的验证数据传输

          • 4 通道的 PCIe Gen2 作为 PC 主机和 FPGA 之间的数据传输通道

          • 大量的数据在 PC 主机和 FPGA 之间传输的速率高达 1000MB/s

          • 支持直接访问和 DMA 访问模式

          丰富的 PC 主机和 FPGA 之间的 C 函数调用

          • 系统初始化函数调用以实现验证工具环境的管理

          • 中断控制函数调用来标识中断信号源,进而触发 C-API 的后续动作

          • 数据读/写函数调用,与 FPGA 电路进行数据交互

          • DMA 传输函数调用来执行大量数据的 DMA 操作


          image.png


          独有的共享内存操作增加了 FPGA 原型的内存容量

          • 利用 PC 内存来存储数据,以减轻待测试设计对存储容量的需求

          • 允许 DUT 与 PC 主机的内存进行数据交互

          • 减少了 DUT 搬移中间数据的次数,进而简化了后续的设计和调试流程

          • 在 PC 同时进行其他任务的情况下,提供了方便的内存访问功能

          与其他的 ASIC 验证流程兼容,拓展了其利用率

          • 通过标准的基于 AXI 的 C-API 功能函数与其他的商业或者私有的验证工具兼容


          参数配置

          FPGA平台支持

          • KU115/VU440 Logic                                    Module

          • VUS/VU19P/VU9P/S10S/S10M Logic System


          操作系统支持

          • 64 位 Windows 7 系统

          • 64 位 Linux RHEL 6 系统

          • 64 位 Ubuntu 14.04.2 系统


          PCIe版本

          • x4 PCIe Gen2

          获取原型验证方案

          您在设计什么类型的芯片?
          设计中含的ASIC门容量为?
          500万 - 2千万
          2千万 - 5千万
          5千万 - 1亿
          1亿 - 10亿
          大于10亿
          您倾向于使用哪款FPGA?
          赛灵思 VU440
          赛灵思 KU115
          赛灵思 VU19P
          赛灵思 VU13P
          赛灵思 VU9P
          英特尔 S10-10M
          英特尔 S10-2800
          不太确定,需要专业建议
          您需要什么样的FPGA配置?
          单颗FPGA
          双颗FPGA
          四颗FPGA
          八颗FPGA
          不太确定,需要专业建议
          您需要什么样的外设接口?
          您需要多少数量的原型验证平台?
          您是否需要以下工具?
          分割工具
          多FPGA调试工具
          协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
          您什么时间内需要使用到我们产品?
          0-6个月
          6-12个月
          大于12个月
          不太确定
          其他
          提交
          输入您的电话,我们即刻给您回电
          输入您的电话
          验证码
          您也可直接拨打电话:400 8888 427 或添加企业微信
          电话咨询
          微信咨询
          TOP