<rp id="rga7u"></rp>
      <rp id="rga7u"></rp>
    1. <tbody id="rga7u"></tbody>
      <dd id="rga7u"><noscript id="rga7u"></noscript></dd>
        1. 解決方案
          顯著縮短芯片設計驗證周期

          EDA 異構驗證平臺

          異構驗證方法學是利用多種驗證手段有效的覆蓋各種驗證場景,縮短芯片驗證周期,加速客戶軟件開發,確保設計出正確的芯片。芯片開發者可以在項目生命周期的不同階段選擇最適合的解決方案,并隨著項目的開發進展平滑遷移到更優的解決方案,減少切換成本。

          b1_pic1.jpg xin1.jpg

          架構設計

          Architecture Design
          • 設計架構規劃
          • 系統性能分析
          • 虛擬化應用場景
          • 早期IP建模
          01

          軟件仿真

          Simulation
          • 支持主流HDL語言
          • 周期和事件驅動模式
          • 高速并行仿真引擎
          • 高階建模接口
          02

          硬件仿真

          Emulation
          • 超大邏輯容量
          • 自動設計編譯
          • 信號全可視調試
          • 支持ICE/SBA/TBA
          03

          原型驗證

          Prototyping
          • 高性能高密多核硬件
          • 自動設計分割
          • 深度調試系統
          • 豐富的接口庫
          04

          形式驗證

          Formal
          • RTL模式檢查
          • 等價性檢查
          • 斷言空泛性檢測
          • 覆蓋率分析
          05

          驗證工具對比

          SOC/ASIC 設計規模不斷增大,且結構愈加復雜,導致驗證的復雜度呈指數級增長。為了縮短芯片的上市周期,在不同設計階段選擇不同的驗證工具,提高生產效率,加速驗證的收斂顯得尤為重要??剂吭O計規模,在線調試能力,軟件調試能力,低部署成本,可重用性,調試能力,編譯速度和運行速度,選擇不同的驗證工具,完成日益復雜的驗證項目。

          全部
          All
          軟件仿真
          Simulation
          硬件仿真
          Emulation
          原型驗證
          Prototyping
          b1_pic1.png
          0000.png
          huangse-220.png
          hongse-27.png
          縮短芯片周期
          設計驗證流程
          架構設計
          IP開發
          SoC集成
          系統測試
          流片
          架構設計
          軟件仿真
          硬件仿真
          原型驗證
          形式驗證
          異構驗證
          架構設計
          IP開發
          SoC集成
          系統測試
          流片
             快速架構設計 & 系統性能分析 & 軟硬協設計
          左移驗證周期,縮短開發周期
           
          完整驗證方法學

          在先進工藝下,異構計算架構正逐漸成為設計芯片的主流,不同的運算單元有不同的架構設計,對信息流也有不同的處理方式,這些都需要針對其特性使用不同驗證的方法學。從架構設計,IP 開發,RTL 整合,系統集成,軟件開發到系統測試階段都有完整的驗證工具。多種不同形式的設計在系統建模,軟件仿真,硬件仿真,原型驗證可以協同仿真和交叉驗證:

          • 設計架構規劃,系統性能分析,虛擬化應用場景和早期IP建模
          • 支持 System Verilog, Verilog, VHDL RTL 級仿真,支持 UVM 并提供代碼跟蹤,波形,覆蓋率和存儲器可視化功能
          • 在沒有完整的 RTL 設計的條件下進行早期的仿真驗證
          • 硬件仿真加速超大設計仿真速度并支持自動編譯和信號全可視
          • 高性能原型驗證進行早期的軟件開發和大量系統測試
          • 利用事務級接口減少測試程序開發時間同時確保系統結果的準確性
          • 形式驗證證明電路的實現方案是否確實實現了電路設計所描述的功能,檢查設計在不同模型下是否等價和分析驗證覆蓋率

          獲取原型驗證方案

          您在設計什么類型的芯片?
          設計中含的ASIC門容量為?
          500萬 - 2千萬
          2千萬 - 5千萬
          5千萬 - 1億
          1億 - 10億
          大于10億
          您傾向于使用哪款FPGA?
          賽靈思 VU440
          賽靈思 KU115
          賽靈思 VU19P
          賽靈思 VU13P
          賽靈思 VU9P
          英特爾 S10-10M
          英特爾 S10-2800
          不太確定,需要專業建議
          您需要什么樣的FPGA配置?
          單顆FPGA
          雙顆FPGA
          四顆FPGA
          八顆FPGA
          不太確定,需要專業建議
          您需要什么樣的外設接口?
          您需要多少數量的原型驗證平臺?
          您是否需要以下工具?
          分割工具
          多FPGA調試工具
          協同建模工具(允許大量數據在 FPGA 與 PC 主機之間進行交互)
          您什么時間內需要使用到我們產品?
          0-6個月
          6-12個月
          大于12個月
          不太確定
          其他
          提交
          輸入您的電話,我們即刻給您回電
          輸入您的電話
          驗證碼
          您也可直接撥打電話:400 8888 427 或添加企業微信
          電話咨詢
          微信咨詢
          國微思爾芯咨詢
          TOP
          國微思爾芯咨詢