<rp id="rga7u"></rp>
      <rp id="rga7u"></rp>
    1. <tbody id="rga7u"></tbody>
      <dd id="rga7u"><noscript id="rga7u"></noscript></dd>
        1. IBERT GTH/GTY IP中的時鐘如何配置?

          分為2部分:

          1.為各通道的REF參考時鐘,一般Prodigy連接器及GT/PGT連接器采用自測試子板的晶振;

          2.System Clock:可以選用前面設置過的REF 時鐘中的一個,這樣那個對應連接器的子板須插上;或者是選用FPGA主板的全局時鐘中的某一個,
          配置到和REF時鐘頻率一樣。

          相關問題

          獲取原型驗證方案

          您在設計什么類型的芯片?
          設計中含的ASIC門容量為?
          500萬 - 2千萬
          2千萬 - 5千萬
          5千萬 - 1億
          1億 - 10億
          大于10億
          您傾向于使用哪款FPGA?
          賽靈思 VU440
          賽靈思 KU115
          賽靈思 VU19P
          賽靈思 VU13P
          賽靈思 VU9P
          英特爾 S10-10M
          英特爾 S10-2800
          不太確定,需要專業建議
          您需要什么樣的FPGA配置?
          單顆FPGA
          雙顆FPGA
          四顆FPGA
          八顆FPGA
          不太確定,需要專業建議
          您需要什么樣的外設接口?
          您需要多少數量的原型驗證平臺?
          您是否需要以下工具?
          分割工具
          多FPGA調試工具
          協同建模工具(允許大量數據在 FPGA 與 PC 主機之間進行交互)
          您什么時間內需要使用到我們產品?
          0-6個月
          6-12個月
          大于12個月
          不太確定
          其他
          提交
          輸入您的電話,我們即刻給您回電
          輸入您的電話
          驗證碼
          您也可直接撥打電話:400 8888 427 或添加企業微信
          電話咨詢
          微信咨詢
          TOP